### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-320386 (P2001-320386A)

(43)公開日 平成13年11月16日(2001.11.16)

(51) Int.Cl.7

識別記号

F I

テーマコード(参考)

最終頁に続く

H 0 4 L 12/28

200

H 0 4 L 12/28

2 0 0 Z

### 審査請求 有 請求項の数7 OL (全 20 頁)


(21)出願番号	特願2001-58536(P2001-58536)	(71)出願人	000004237 日本電気株式会社
(22)出願日	平成13年3月2日(2001.3.2)	(72)発明者	東京都港区芝五丁目7番1号 アナンド・ラグナサン
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張国 (31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	09/576955 平成12年5月24日(2000.5.24) 米国(US) 60/186751 平成12年3月3日(2000.3.3) 米国(US)	(74)代理人	アメリカ合衆国, ニュージャージー 08540 プリンストン, 4 インディベン デンス ウエイ, エヌ・イー・シー・ユ ー・エス・エー・インク内 100097157 弁理士 桂木 雄二

#### (54) 【発明の名称】 電子システム

#### (57)【要約】

【課題】 フレキシブルで、システムコンボーネントの 変動する通信要求に適応可能な、カスタムシステムオンチップ通信アーキテクチャの設計の一般的方法を提供する。

【解決手段】 複数の共有通信チャネルによって相互接 続された複数のコンポーネントを有する電子システムに おいて、少なくとも1つのコンポーネントは通信アーキテクチャチューナを有し、このチューナが、電子システムの変化する通信要求に電子システムが適応することを 可能にする。 基礎となる通信アーキテクチャトポロジーを、接続されるコンポーネントの変化する通信要求に適応可能にすることによって、最適化することができる。 例えば、重要なデータを別個に処理することにより、通信レイテンシを小さくすることが可能である。この結果、サービス品質(QoS)が大幅に改善される。



#### 【特許請求の範囲】

【請求項 I 】 複数の共有通信チャネルによって相互接 続された複数のコンポーネントを有する電子システムに おいて、

1

少なくとも1つのコンポーネントは通信アーキテクチャチューナを有し、前記チューナは、電子システムの変化する通信要求に電子システムが適応することを可能にすることを特徴とする電子システム。

【請求項2】 複数の共有通信チャネルによって相互接 続された複数のコンポーネントを有する電子システムに 10 おいて、

基礎となる通信アーキテクチャは少なくとも1つの通信アーキテクチャチューナを有する回路層を有し、前記チューナは、電子システムの変化する通信要求に電子システムが適応することを可能にすることを特徴とする電子システム。

【請求項3】 前記通信アーキテクチャチューナは、部分的にソフトウェアで実装されることを特徴とする請求項1記載の電子システム。

【請求項4】 前記通信アーキテクチャチューナは、 複数のパーティションを検出するとともに、通信トラン ザクションによって満たされなければならない条件を検 出して前記複数のパーティションのうちの1つの下にト ランザクションを分類する少なくとも1つのパーティションディテクタと、

前記パーティションディテクタによって生成されるパーティションIDに基づいて、通信プロトコルパラメータの値を計算する少なくとも1つのパラメータ生成回路と、

をさらに有することを特徴とする請求項1記載の電子シ 30 ステム。

【請求項5】 前記通信アーキテクチャチューナは、 複数のパーティションを検出するとともに、通信トラン ザクションによって満たされなければならない条件を検 出して前記複数のパーティションのうちの1つの下にト ランザクションを分類する少なくとも1つのパーティションディテクタと、

前記パーティションディテクタによって生成されるパーティション I Dに基づいて、通信プロトコルパラメータの値を計算する少なくとも 1 つのパラメータ生成回路と、

をさらに有することを特徴とする請求項2記載の電子システム。

【請求項6】 前記通信アーキテクチャチューナは、部分的にソフトウェアで実装されることを特徴とする請求項2記載の電子システム。

【請求項7】 複数の共有通信チャネルによって相互接 続された複数のコンポーネントを有する電子システムの 制御方法において、

複数のパーティションを検出してパーティション識別子 50

(ID) を生成し、

通信トランザクションによって満たされなければならない条件を検出し、

前記複数のパーティションのうちの1つの下にトランザクションを分類し、

前記パーティションIDに基づいて通信プロトコルパラメータの値を計算することで前記電子システムの変化する通信要求に電子システムが適応することを可能にすることを特徴とする制御方法。

#### 【発明の詳細な説明】

[0001]

【発明の屆する技術分野】 [ I. A. ] 本発明はカスタムシステムオンチップ通信アーキテクチャに係り、特に通信アーキテクチャを設計する方法および新規な電子システムに関する。

#### [0002]

【従来の技術】[1. B.]電子システム設計におけるシ ステムオンチップ(SOC)パラダイムの発展は、シス テムのコスト、サイズ、パフォーマンス、消費電力、お よび設計ターンアラウンドタイムの改善など、設計者に いくつかの利益を提供する可能性がある。この可能性を 実現する能力は、設計者がシステムオンチップアプロー チによって提供されるカスタム化可能性をどれくらいう まく活用するかに依存する。このカスタム化可能性の1 つの側面は、システムを構成するために使用されるコン ポーネント(例えば、プロセッサや、領域固有のコア、 周辺機器など)の多様性および設定可能性(configurabi lity)に現れるが、もう1つの、同じように重要な側面 は、システム通信アーキテクチャのカスタム化可能性で ある。オンチップ通信に対するますます多様化する多く の要求をサポートするために、厳しいパフォーマンス制 約およびパワーバジェットを満たしながら、通信アーキ テクチャを、使用されるターゲットシステムあるいはア プリケーション領域にカスタム化することが必要とされ

#### 【0003】<u>1. B. 1. 関連する研究</u>

本発明について従来技術との関係で説明するために、システムレベル設計、ハードウェア・ソフトウェア協調設計(IIW/SW codesign)、およびネットワーキングプロトコルの分野における関連する研究についてここで説明する。あらかじめ設計されたコアおよびアプリケーション固有のハードウェアへの、アプリケーションタスクのHW/SWパーティショニングおよびマッピングを通じて、アプリケーション固有のアーキテクチャをシステムレベルで合成することに関連する多くの研究がある。詳細には、以下の文献参照。

- •D. D. Gajski, F. Vahid, S. Narayan and J. Gong, "Specification and Design of Embedded Systems", Prentice Hall, 1994
- · G. De Micheli, "Synthesis and Optimization Digit

al Circuits", McGraw-Hill, New York, NY, 1994

- R. Ernst, J. Henkel, and T. Benner, "Hardware-so ftware cosynthesis for microcontollers", <u>IEEE Design and Test Magazine</u>, pp.64-75, Dec. 1993
- T. B. Ismali, M. Abid, and M. Jerraya, "COSMOS: A codesign approachfor a communicating system", in Proc. IEEE International Workshop on Software/Codesign, pp.17-24, 1994
- ·A. Kalavade and E. Lee, "A globally critical/loc ally phase driven algorithm for the constrained hardware software partitioning problem in Proc. IEEE International Workshop on Hardware/Software Codesign, pp.42-48,1994
- P. H. Chou, R. B. Ortega, and G. B. Borriello, "The CHINOOK hardware/software cosynthesis system", in Proc. Int. Symp. System Level Synthesis, pp.22-27, 1995
- B. Lin, "A system design methodology for softwar e/hardware codevelopment of telecommunication netw ork applications", in Proc. Design Automation Con f., pp.672-677, 1996
- B. P. Dave, G. Lakshminarayana, and N. K. Jha, "COSYN: hardware-software cosynthesis of embedded systems", in Proc. Design Automation Conf.,pp.703-708, 1997
- P. Knudsen and J. Madsen, "Integrating communication protocol selection with partitioning in hardware/software codesign", in Proc. Int. Symp. System Level Synthesis, pp.111-116, Dec. 1998

【0004】これらの従来技術のうちの一部は、HW/SWパーティショニングおよびマッピング中に通信の効果の影響を考慮しようとしているが、それらは、一定の通信プロトコル(例えば、PCIバス)を仮定するか、あるいは、いくつかのプロトコル選択肢からなる「通信ライブラリ」から選択を行うものである。通信アーキテクチャのシステムレベル合成に関する研究のほとんどは、通信アーキテクチャトポロジーの合成、すなわち、コンポーネントが専用リンクまたは共有通信チャネル(バス)を通じてどのように構造的に接続されるかを扱うものである。これらのアーキテクチャに関してさらに詳細には、以下の文献を参照のこと。

- •T. Yen and W. Wolf, "Communication synthesis for distributed embedded systems", in Proc. Int. Con f. Computer-Aided Design, pp.288-294, Nov.1995
- J. Daveau, T. B. Ismail, and A. A. Jerraya, "Synthesis of system-level communication by an allocation based approach", in Proc. Int. Symp. System Level Synthesis, pp.150-155, Sept. 1995
- M. Gasteier and M. Glesner, "Bus-based communication synthesis on system level", in ACM Trans. Des

ign Automation Electronic Systems, pp.1-11, Jan. 1 999

·R. B. Ortega and G. Borriello, "Communication synthesis for distributed embedded systems", in Proc. Int. Conf. Computer-Aided Design, pp.437-444, 1

【0005】トポロジー選択は通信アーキテクチャ設計における重要なステップであるが、同様に重要なのは、選択されたトポロジーにおいてチャネル/バスによって使用されるプロトコルの設計である。例えば、システムコンポーネントによって生成される通信トラフィックの性質は、場合によっては、タイムスライス型バスプロトコルの使用に有利なこともあり、静的優先度プロトコルの使用に有利なこともある。さらに詳細には、以下の文献を参照のこと。

- · "Sonics Integration Architecture, Sonics Inc. (h ttp://www.sonicsinc.com/)"
- ・On-Chip Bus Development Working Group Specificat ion I Version 1.1.0.VSI Alliance, Aug. 1998 VSIアライアンス(VSI Alliance)のオンチップバスワーキンググループ(on-chip bus working group)は、広範囲のSOC通信要求を満たすために多くのプロトコルが必要となることを認識している(On-Chip Bus Development Working Group Specification I Version 1.1.0. VSI Alliance, Aug. 1998、参照)。さらに、ほとんどのプロトコルは、アービトレーション優先度、転送ブロックサイズなどのようなパラメータの形で、カスタム化のための手段を設計者に提供する。これらのパラメータに適当な値を選ぶことは、コンポーネント間通信に伴う

【0006】最後に、コンポーネントとバスの間あるいはコンポーネントどうしの間のインタフェースの効率的なハードウェア実装を自動的に生成することを扱うインタフェース合成についての多くの研究がある。詳細には、以下の文献参照。

レイテンシおよび転送帯域幅に大きな影響を及ぼすこと

がある。

- G. Borriello and R. H. Katz, "Synthesis and opti mization of interface transducer logic", in Proc. Int. Conf. Computer Design, Nov. 1987
- J. S. Sun and R. W. Brodersen, "Design of system interface modules", in Proc. Int. Conf. Computer-A ided Design, pp.478-481, Nov. 1992
- P. Gutberlet and W. Rosenstiel, "Specification of interface components for synchronous data path s", in Proc. Int. Symp. System Level Synthesis, p p.134-139, 1994
- S. Narayanan and D. D. Gajski, "Interfacing incompatible protocols using interface process generation", in Proc. Design Automation Conf., pp.468-47
  3. June 1995

4

• P. Chou, R. B. Ortega, and G. Borriello, "Interface co-synthesis techniques for embedded systems", in Proc. Int. Conf. Computer-Aided Design, pp.280-287, Nov. 1995

- J. Oberg, A. Kumar, and A. Hemani, "Grammar-base d hardware synthesisof data communication protocols", in Proc. Int. Symp. System Level Synthesis, pp.14-19, 1996
- R. Passerone, J. A. Rowson, and A. Sangiovanni-V incentelli, "Automatic synthesis of interfaces bet 10 ween incompatible protocols", in Proc. Design Automation Conf., pp.8-13, June 1998
- J. Smith and G. De Micheli, "Automated compositi on of hardware components", in Proc. Design Automa tion Conf., pp.14-19, June 1998

これらの技術は、指定されたプロトコルの実装に関する 問題を解決しているが、プロトコル自体のカスタム化に は対処していない。

【0007】まとめると、システムレベル設計およびHW/SW協調設計の分野における従来技術は、SOC通信アーキテクチャで用いられるプロトコルをアプリケーションの必要に合わせてカスタム化するという問題に十分に対処していない。さらに、従来の研究では、通信アーキテクチャの設計は、アプリケーションおよびその環境(例えば、代表的な入力トレース)に関する情報を用いて静的に実行されている。しかし、いくつかのアプリケーションでは、各コンポーネントによって要求される通信野域幅、通信する必要のあるデータ量、および、各通信要求の相対的「重要性」は、大きな動的変動を受けることがある。このような状況では、従来の通信アーキることがある。このような状況では、様来の通信アーキポロジーを、アプリケーションの変動する要求を満たすように適応させることができないことがある。

【0008】通信およびネットワーキングプロトコルの分野では、コネクション設定遅延や故障確率、スループット、残留誤り率などのような様々なサービス品質(QoS)パラメータを満たすためのプロトコルの設計に多くの研究が向けられている。これらのパラメータについて詳細には、A.S. Tanenbaum, "Computer Networks", Englewood Cliffs, NJ, Prentice Hall, 1989、参照。上記のメトリック(パラメータ)を改善するようにプロトコルを適応させるための、フローおよびトラフィックの制御アルゴリズムのような高度な従来技術が提案されている。

【0009】システムオンチップ通信アーキテクチャは、複雑さが増大するとともに、通信ネットワークの分野で開発された技術を利用することによって進化することが必要とされる。しかし、レイテンシ要求、エラー許容範囲および耐障害性(resilience)要求のように(これらには限定されないが)、ここで扱われる問題点と通信

ネットワークプロトコル設計で遭遇する問題点とを区別 する重要な相違点がある。

【0010】<u>1.B.2.通信アーキテクチャチュー</u> ナ:概要と設計の問題点

このセクションでは、従来の通信アーキテクチャはフレキシビリティが制限され、システムコンポーネントの変動する通信要求に適応することができないために、システムのパフォーマンスが大幅に劣化する可能性があることを示すことによって、CATベースの(CATに基づく)通信アーキテクチャの必要性を実証する。

【0011】例1: 図1に示すシステム例を考える。このシステムは、ネットワークインタフェースカードで用いられるTCP/1P通信プロトコルの一部を表す(以下、このシステムをTCPシステムという)。図1のシステムは、チェックサムによる符号化(出力パケットに対して)および誤り検出(入力パケットに対して)を実行し、イーサネット(登録商標)コントローラ周辺機器(これは、物理層およびリンク層のネットワークプロトコルを実装する)とのインタフェースを行う。TCPプロトコルにおけるパケットはサービス品質(QoS)の概念を含まないため、パケットデータ構造は、パケットが処理されるべきデッドラインを示すフィールドをヘッダに含むように拡張されている。システムの実行中の目的は、デッドライン超過のパケット数を最小にすることである。

【0012】図1(a)に、並行通信タスクあるいはプ ロセスのセットとしてTCPシステムの動作を示す。ネ ットワークからTCPシステムにより受信されるパケッ トに対してTCPシステムによって実行されるタスクに ついて説明する。プロセスether#driver(イーサネット デバイスドライバを表す)は、イーサネットコントロー ラ周辺機器からデータを読み出し、共有システムメモリ 内にパケットを作成する。プロセスpkt#queueは、パケ ットヘッダからの選択された情報を含むキューを管理す る。プロセスip#checkは、上記のキューからパケット情 報を取り出し、パケットヘッダ内のいくつかの特定のフ ィールドをゼロで上書きし、チェックサム計算の準備を する。プロセスchecksumは、共有メモリからパケットを 取り出し、各パケットのチェックサム値を計算し、その 値をip#checkプロセスに返し、必要に応じてエラーのフ ラグを立てる。

【0013】図1(b)に、TCPシステムを実装するために用いられるシステムアーキテクチャを示す。ethe r#driverプロセスおよびpkt#queueプロセスは、MIPSR3000プロセッサ上で動作する組込みソフトウェアにマッピングされ、ip#checkプロセスおよびchecksumプロセスは、専用ハードウェアを用いて実装される。システムコンポーネント間のすべての通信は、共有バスを用いて実装される。共有バスで用いられるプロトコルは、静的優先度に基づくアービトレーションおよびDM

(5)

Aモード転送をサポートする。ここで、DMAモード転送という用語は、単一のバスワードより大きいクラスタあるいはチャンクでのデータの伝送を指すために用いられる。静的優先度に基づくアービトレーションでは、バスに接続される各コンポーネントには固定優先度が割り当てられる。いつでも、アービタは、要求するコンポーネントにバスの使用を最高優先度で許可する。これらのチャンクの粒度(granularity)は、各コンポーネントに割り当てられるDMAサイズパラメータの値によって支配される。

【0014】バスアービタおよびコンポーネントのバスインタフェースはともにバスプロトコルを実装する。バスプロトコルにより、システム設計者は、各コンポーネントのバス優先度およびDMAプロックサイズのようなさまざまなパラメータの値を指定することができる。

【0015】バスプロトコルパラメータのいくつかの異 なる値に対する図IのTCPシステムのパフォーマンス を解析する。この実験では、説明を簡単にするため、各 コンポーネントのバス優先度値のみを考え、残りのプロ トコルパラメータの値は固定する。デッドラインの余裕 時間(laxity)をさまざまに変えたパケットのトレースを 用いて、システムシミュレーションを実行した。4個の パケット(i, i+1, j, j+1と番号をつける)を 処理する TCPシステムの実行の概要図を図2に示す。 この図は、各パケットがネットワークから到着する時刻 と、いつまでに処理される必要があるかのデッドライン とを示す。注意すべき点として、パケットの到着時刻は i, i+1, j, j+1の順序であるが、デッドライン は異なる順序i+1, i, j, j+1である。この説明 のために、2つの異なるバス優先度割当て (checksum > ip#check > ether#driver、および、ether#driver >ip#check > checksum)に注目する。他の優先度割当 てについてはここでは明示的に考慮しないが、上記の2 つの場合のいずれかについて提示する議論が他のあらゆ る優先度割当てについても成り立つことは、当業者には 明らかである。

【0016】図2の第1のケースは、バス優先度割当て checksum > ip#check > ether#driver が用いられる ときのシステムの実行を表す。パケットiに対するethe r#driverプロセスの完了後、アービタは、次のように2 40 つの競合するバスアクセス要求を受け取る。すなわち、プロセスip#checkがパケットiを処理するためにバスアクセスを要求する一方、ether#driverがパケットi+1 を処理するためにバスアクセスを要求する(パケットi+1はすでにネットワークから到着しているため)。用いられている優先度割当てに基づいて、アービタは、バスアクセス権をプロセスip#checkに与える。これは、実質的に、ip#checkおよびchecksumがパケットiの処理を 完了するまでパケットi+1がそのデッドラインに遅れるこ 50

とになる。パケット j および j+1 は、図 2 に示されるように、それらのデッドラインに間に合う。一般に、デッドラインが到着時刻と同じ順序でないようなパケットの系列に対して、優先度割当て(checksum > ip#check > ether#driver)はデッドラインを超過する可能性がある。

【0017】バスプロトコルに対して異なる優先度割当 て (ether#driver > ip#check > checksum) を用いる ことによって上記の問題点の解消を試みる。この新しい 10 優先度割当ての下でのシステムの実行を、図2の第2の ケースに示す。新しい優先度割当ての結果として、パケ ットi+1が到着すると、プロセスether#driverは、パ ケットiの完了を待たずにパケットi+1を処理するこ とができる。この結果、パケットiおよびi+1のいず れのデッドラインも間に合う。しかし、デッドラインが 到着時刻と同じ順序のパケット j および j + 1を考え る。プロセスether#driverがパケットjの処理を完了し た後、共有バスに対する競合が、パケットj+1に対す るプロセスether#driverと、パケット j に対するプロセ スip#checkの間に生じる。選択された優先度割当てに基 づいて、アービタは、プロセスether#driverを優先する ように決定する。これは、パケットiに対するプロセス ip#checkおよびchecksumの実行を遅延させ、システムが パケットjのデッドラインを超過することにつながる。 【0018】まとめると、TCPシステムについて考察 したこれらの2つのバス優先度割当てはそれぞれデッド ラインを超過することにつながる。さらに、前に2つの 段落で提示した議論を適用して、<u>あらゆる可能な優先度</u> 割当てについて、パケット i + 1 またはパケット j がそ 30 のデッドラインを超過することになることを示すことが できる。

【0019】TCPの例においてデッドラインを超過することにつながる通信アーキテクチャの欠点は、以下のようにまとめることができる。さまざまなシステムコンポーネント(ether#driver、ip#check、およびchecksum)によって生成される通信トランザクションの相対的重要性は、それらが処理しているパケットのデッドラインに依存して変わる。一般に、各通信トランザクションの重要度あるいはクリティカル性(criticality)は、通信がシステムのクリティカルパスにあるかどうかをともに決定するいくつかのファクタに依存することがある。通信アーキテクチャは、重要な通信要求と重要でない通信要求を区別し、それに従ってそれらを処理することができる必要がある。

#### [0020]

【発明が解決しようとする課題】 TCPの例で示したように、従来の通信アーキテクチャは、少なくとも次のような課題を有する。

(i) 提供されるカスタム化可能性の程度は、厳しいパフォーマンス要求のシステムには不十分なことがある。

(ii)一般に、システムの変動する通信要求と、通信 されるデータの変化する性質を検知してそれに適応する ことができない。

#### [0021]

【課題を解決するための手段】 [11. 本発明の技術の 要約] 本発明は、フレキシブルで、システムコンポーネ ントの変動する通信要求に適応可能な、カスタムシステ ムオンチップ通信アーキテクチャの設計の一般的方法を 提供する。本発明の技術を用いて、基礎となる通信アー キテクチャトポロジーを、接続されるコンポーネントの 10 変化する通信要求に適応可能にすることによって、最適 化することができる。例えば、重要なデータを別個に処 理することにより、通信レイテンシを小さくすることが 可能である。この結果、システム全体のパフォーマン ス、観測される通信帯域幅およびバス利用率、ならび に、重要なデッドラインを守るシステムの能力などの、 さまざまなサービス品質(00S)が大幅に改善され る。

【0022】本発明の技術は、各コンポーネントに通信 アーキテクチャチューナ(CAT: Communication Arch 20 itecture Tuner)という回路の層を付加することに基づ いている。САТは、システムコンポーネントの内部状 熊およびシステムコンポーネントによって生成される通 信トランザクションの内部状態をモニタし解析して、さ まざまなシステムレベルのパフォーマンスメトリックに 対するそれらの影響に関して通信トランザクションの相 対的重要性を「予測」する。この解析の結果は、コンポ ーネントの変化する通信要求に最もよく適合するよう に、基礎となる通信アーキテクチャのパラメータを設定 するために、CATによって使用される。

【0023】本発明の目的を達成するために、複数の共 有通信チャネルによって相互接続された複数のコンポー ネントを有する電子システムにおいて、少なくとも1つ のコンポーネントは、通信アーキテクチャチューナを有 し、前記チューナは、電子システムが、電子システムの 変化する通信要求に適応することを可能にする。

【0024】本発明のもう1つの側面によれば、複数の 共有通信チャネルによって相互接続された複数のコンポ ーネントを有する電子システムにおいて、基礎となる通 信アーキテクチャは、少なくとも1つの通信アーキテク チャチューナを有する回路層を有し、前記チューナは、 電子システムが、電子システムの変化する通信要求に適 応することを可能にする。

【0025】好ましくは、通信アーキテクチャチューナ は、部分的にソフトウェアで実装される。

【0026】好ましくは、通信アーキテクチャチューナ は、さらに、あるパーティションの下にトランザクショ ンを分類するために複数のパーティションと通信トラン ザクションによって満たされなければならない条件とを 検出する少なくとも1つのパーティションディテクタ

と、パーティションディテクタによって生成されるパー ティションIDに基づいて通信プロトコルパラメータに 対する値を計算する少なくとも1つのパラメータ生成回

10

### 路とを有する。 [0027]

【発明の実施の形態】 [IV.A.説明のロードマッ プ] プロトコルの静的カスタム化がシステムの時間変化 する通信要求を完全に満たすことはできないようなシス テム例および状況を解析することによって、CAT(通 信アーキテクチャチューナ)ベースの通信アーキテクチ ャの必要性を説明する。続いて、САТベースの通信ア ーキテクチャの設計に関連する問題点およびトレードオ フについて説明する。次に、パフォーマンス改善の可能 性を最大限に活用するためには、САТのハードウェア 実装の複雑さを考慮する必要があることを示す。次に、 CATベースのSOC通信アーキテクチャの設計に対す る一般的な方法およびアルゴリズムを提示する。通信ア ーキテクチャトポロジー、代表的な入力トレース、およ びターゲットパフォーマンスメトリックが規定されたシ ステムに対して、本発明の技術は、そのシステムにおけ るさまざまなチャネル/バスに対する最適化された通信 プロトコルを決定するために使用される。その後、各コ ンポーネントと通信アーキテクチャとの間に接続される CATの形で、効率的なハードウェア実装について説明 する。本発明の技術は、さらに、ATMスイッチポート スケジューラおよびTCP/IPネットワークインタフ ェースカードサブシステムを含む、いくつかのシステム 例について、実験結果とともに説明される。テスト結果 によれば、CATベースの通信アーキテクチャを有する 30 システムについてのパフォーマンスメトリック (例え ば、デッドライン超過の数、平均または総計処理時間な ど)は、従来の最適化された通信アーキテクチャを有す るシステムよりも大幅に(ときには、1桁以上)良好で あることが示される。

【0028】要約すれば、以下の通りである。

【0029】・CATベースの通信アーキテクチャは、 基礎となる通信アーキテクチャの<u>能力を拡張</u>することが できる。CATベースの通信アーキテクチャが、それに 接続された各コンポーネントに対して提示する(通信レ イテンシや帯域幅のような)タイミング挙動は、コンポ ーネントの要求に応じてよりよくカスタム化され、変え られる。この結果、システムパフォーマンスが大幅に改 善される。

【0030】・本発明によるCAT設計方法は、通信ア ーキテクチャプロトコルの高度化と、付加されるハード ウェアの複雑さ(したがって、それにより生じるオーバ ーヘッド)とのバランスをとる。

【0031】・いくつかの場合には、САТベースの通 信アーキテクチャを用いると、プロトコルパラメータの 50 静的カスタム化に基づくものよりもシステムの性能を大

幅に改善することができる。

【0032】 [IV. B. CATベースの通信アーキテクチャ] このサブセクションでは、CATベースの通信アーキテクチャを示し、このようなアーキテクチャが上記の欠点をどのように解決するかについて説明する。その後、CATベースの通信アーキテクチャ設計に伴う主な問題点および妥協点(トレードオフ)について議論する。

11

【0033】CATベースの通信アーキテクチャは、それに接続されたさまざまなコンポーネントの変化する要 10 求に従って、基礎となる通信アーキテクチャを適応させる、ハードウェア層を用いることにより、従来の技術のセクションに記載した問題点を解決する。従来の技術のセクションに記載した例を用いて、CATベースの通信アーキテクチャを利用してどのようにしてパフォーマンスを改善することができるかを示す。

【0034】 例2: 例1に関連して説明したTCPシステムに対するCATベースの通信アーキテクチャを図3(a)に示す。注意すべき点であるが、この例は単なる例示であり、特許請求の範囲を限定することを意図す20るものではない。CATが、ether#driver、ip#check、およびchecksumの各プロセスを実装するコンポーネントに付加される。さらに、バス制御ロジック(アービタおよびコンポーネントバスインタフェース)は、CATの動作を容易にするように拡張される。CATを有するコンポーネントの詳細図を図3(b)に示す。コンポーネントは、通信要求を発生するときCATに通知する。また、CATは、通信されるデータと、コンポーネントの内部状態とに関する選択された項目を観測する。

【0035】この例では、CATは、コンポーネントに 30 よって現在処理されているパケットのヘッダからの、パケットサイズフィールドおよびデッドラインフィールドを観測する。CATは、以下の作用を実行する。

(i) 現在処理されているパケットのサイズおよびデッドラインに基づいて通信イベントをグループ分けする。 (ii) 各グループのイベントに対して、さまざまなプロトコルパラメータへの値の適当な割当てを決定する。その結果、通信アーキテクチャの特性(通信を実行するのに必要な時間を含む)は、通信要求の相異なる必要性と相対的重要度に従って適応される。デッドラインを用いる理由は、デッドラインの近いパケットには高い重要度を与える必要があるからである。パケットのサイズを用いる理由はさらに複雑である。システム内のすべてのパケットがほぼ同じデッドラインを有する場合、小さいパケットの完了を優先するほうが好ましい。その場合、それらのパケットのほうが、デッドラインに間に合う可能性が高いからである。

【0036】本明細書で以下で説明する技術は、図3のCATベースのTCPシステムアーキテクチャを実装するために使用される。説明を簡単にするため、CAT

は、バス優先度のみを変化させるように使用した。他のすべてのパラメータは、図1のアーキテクチャで用いたものと同じ値に指定した。C A T は、コンポーネントから生成される通信要求を、それらの通信要求が属するパケットに基づいてグループ分けし、1つのパケットに関連するすべての通信要求の優先度を、式s × (t<sub>4</sub> – t<sub>4</sub>)を用いて計算する。ただし、s 、t<sub>4</sub>およびt<sub>4</sub>はそれぞれ、パケットサイズ、デッドライン、および到着時刻である。

【0037】最適化されたシステムの実行を図4に示 す。図2で従来の通信アーキテクチャの欠点を例示する ために用いたのと同じパケット系列を、このアーキテク チャでも利用した。システムは、すべてのパケットにつ いてデッドラインを満たす(図1に示したもとのシステ ムアーキテクチャでは、どの優先度割当てでもデッドラ インを超過していたことを想起すべきである)。パケッ ト i + 1 (デッドラインが近い) が到着すると、САТ は、ether#driverによって生成される通信要求に、依然 としてパケット i を処理している ip#checkおよび checks umからの要求に割り当てる優先度よりも高い優先度を割 り当てる。しかし、パケット j + 1 が到着すると、ethe r#driverによって生成される通信要求には、より低い優 先度が割り当てられることにより、ip#checkおよびchec ksumは、パケットiの近いデッドラインを満たすために パケットiの処理を完了することが可能となる。

【0038】従来の例1および本発明の例2から、CAT(通信アーキテクチャチューナ)の必要性は明らかである。このチューナは、接続されるコンポーネントの変化する通信要求を検出し、システムが、必要なときに、その通信リソースを有効に活用することを可能にする。CATベースの通信アーキテクチャの効果的な実現は、以下のステップを正しく実行することによりなされる。・システムのパフォーマンス解析から、パフォーマンスクリティカル通信イベントを識別するステップ。

- ・システムの実行中に、ハードウェアにおけるこれらの 通信イベントの発生を検出するステップ。
- ・ (優先度やDMAサイズのような)通信プロトコルパラメータに対する適当な値をクリティカルイベントに割り当てることにより、高いパフォーマンスの実装を実現するステップ。

【0039】システムレベルのパフォーマンス解析のためのいくつかの技術がすでに提案されており、第1ステップで利用可能であるが、本明細書では、クリティカル通信イベントを識別するための基礎として、システム実行トレースに関する背景的知識について詳細には、以下の文献参照。・D. D. Gajski, F. Vahid, S. Narayan and J. Gong,

"Specification and Design of Embedded Systems", Prentice Hall, 1994

· G. De Micheli, "Synthesis and Optimization Digit

al Circuits", McGraw-Hill, New York, NY, 1994 システムシミュレーションを通じて生成される実行トレ ースを利用することの重要な利点は、システムレベルの シミュレーションモデルが存在するような任意のシステ ムについて実行トレースを導出することができることで ある。生成されたトレースを解析して、個々の通信イベ ント(または通信イベントのグループ)がシステムのパ フォーマンスに及ぼす影響を調べることができる。シス テムの「クリティカルパス」にある通信イベントであっ て、その遅延が、指定されたパフォーマンスメトリック に重大な影響を及ぼす通信イベントは、クリティカルで あるとして分類することができる。クリティカル通信イ ベントを識別するために使用される技術の詳細は、セク ションIV. Cで説明する。

【0040】システム実行トレースは、使用される入力

トレースあるいは刺激に固有であるため、シミュレーシ ョントレースにおけるクリティカル通信イベントを、<u>シ</u> <u>ステムの実行</u>中に発生するクリティカル通信イベント (おそらくは異なる刺激の下での)と関連づける簡単な 方法はない。例えば、システム実行の開始後の20番 目、21番目、および22番目のデータ転送が、システ ムパフォーマンスに強い影響を及ぼすことが示される通 信トレースを考える。仮にこれらのデータ転送を早めれ ば、与えられた入力トレースに対するシステムパフォー マンスが大幅に改善される。通信プロトコルを改善する ために、これらの考察を利用しなければならないと仮定 する。明らかに、20番目、21番目、および22番目 のデータ転送が高い優先度を有するような単純なシステ ムでは、パフォーマンス利得は何ら実現されないであろ う。システムの実行中に発生するイベントの系列は、ト レースのものとは相当に異なり得るからである。クリテ ィカル通信イベントを識別することに加えて、それらの 発生を、その他の、システムの状態およびそれが処理し ているデータの容易に検出可能な性質と関連づける必要 がある。

【0041】例えば、シミュレーショントレースの解析 により、クリティカルなデータ転送の発生が、その転送 を実行しているコンポーネントの動作中に遭遇する特定 の分岐と高い相関を有することが明らかになった場合、 その分岐の発生を、そのコンポーネントによって生成さ れるデータ転送のクリティカルさのプレディクタ(予測 子、predictor)として用いることが可能である。次の 例で、これらのプレディクタを設計する際のいくつかの トレードオフを調べる。

【0042】例3: 図5に示すシステムを考える。こ のシステムは、通信ネットワークに送信する前にセキュ リティの目的でデータを暗号化するために用いられる。 コンポーネント1は、データを処理し、使用する符号化 ・暗号化方式を決定し、そのデータをコンポーネント2 に送る。コンポーネント2は、データの符号化・暗号化 50 = e3と選ぶことが可能である。しかし、e3は、非ク

をした後、共有バスを通じてそのデータを、ネットワー クへのデータ送信を行う周辺機器に送る。図6に、シス テムバス上で生じるデータ転送を示す。 y<sub>i</sub> (i= 1, .... n) で示す影付きの楕円は、コンポーネント 2からネットワーク周辺機器へのデータ転送を表す。コ ンポーネント2は固定レートでデータを転送しなければ ならず、各データ転送はデッドライン(図6では破線で 示す)の前に行われなければならないと仮定する。シス テムの主要なパフォーマンスメトリックは、コンポーネ ント2によって時間に間に合って完了されるデータ転送 の数である。通信トレースは、デッドラインが頻繁に満 たされないことを示す。また、システム実行トレースの 解析は、デッドラインを満たさなかった通信イベント (例えば、y 1 および y 2) を識別する。さらに、この 解析は、クリティカル通信イベント、すなわち、早めれ ばシステムパフォーマンスを改善する可能性のある通信 イベントも識別する。yiは、xiの後にのみ起こり得 るため、xiを早めることは、システムパフォーマンス を改善する方法の1つである。 y i がデッドラインを満 たさないようなすべてのxiの集合をSとする。システ ムのパフォーマンスは、Sに属するイベントの通信回数 が改善される場合に、改善することができる。

【0043】 クリティカル通信イベントをシミュレーシ ョントレースから分離した後、システムの実行中にこれ らの要素を識別する方式を開発する必要がある。前述の ように、これは、クリティカル通信イベントの発生を、 システムの状態およびそれが処理しているデータに関す る情報と関連づけることによってなされる。この例で は、クリティカル通信イベントは、それを発生したコン ポーネントの制御フロー履歴と関連づけられると仮定す る。制御フローイベントは、コンポーネントが特定の動 作を実行するときに1の値をとるブール変数として定義 される。例えば、図5のコンポーネント1の動作は、制 御フローイベントe1、e2、e3、およびe4で表さ れる。一般に、e:, e2, ..., enが、通信要求がクリ ティカルであるかどうかを決定するために用いられる制 御フローイベントである場合、この通信イベントの集合 がクリティカルであるかどうかを分類するブール関数 ſ erit  $iral = f(e_i, e_i, ..., e_n) が定義される。$ 

【0044】この分類に用いられる制御フロー変数の数 は、通信イベントの分類に大きい影響を及ぼす。よい分 類は、一対一写像の性質(すなわち、クリティカルとし て分類されたあらゆるイベントが実際にクリティカルで あり、あらゆるクリティカルイベントがこの分類によっ て検出される)を有するべきである。この例において、 ただ1つの変数のみを分類に利用することができると仮 定する。e 3がクラシファイアとして選択されるとす る。デッドラインを超過するすべての場合において、イ ベントe3が生じる。この考察に基づいて、firmat

リティカル通信イベントとともに生じることも多い。 e 3をクラシファイアとして用いた場合、クリティカルで あると分類された通信イベントのうちの16%しか実際 にはクリティカルではない。したがって、e3は通信イ ベントを誤って分類することがあり、優先度を誤って増 大させて、システムパフォーマンスに悪影響を及ぼすこ とがある。

【0045】図7(a)および(b)はそれぞれ、f におけるクリティカル通信イベントの割合と、 Sのうち f critical によってカバーされる割合を、分類 10 を実行する変数の数に対してプロットした図である。x 軸は、分類を実行するために用いた変数の数を示す。例 えば、2個の変数を使用する最良のクラシファイアは、 クリティカル通信イベントの100%を捕捉するが、そ れによって「クリティカル」であるとして分類される通 信イベントのうち50%しか実際にはクリティカルでは ない。注意すべき点であるが、この例において、変数の 数が増大すると、fericial におけるクリティカル通信 イベントの割合も増大する。その理由は、変数の数が増 大すると、分類判定基準はより厳格になり、非クリティ 20 カルイベントはそのテストを通りにくくなるためであ る。しかし、同時に、図7(b)に示されるように、ク リティカルイベントを逸する可能性がある(使用される 変数の数が増大すると、カバーされるSの割合が減少し ていることに注意)。したがって、システムパフォーマ ンスを最大限に改善するためには、適当な変数の数と、 適当な分類関数を正しく選択する必要がある。この例で は、最適な結果は、3個の変数(e1、e2、およびe 3) と、分類関数 f gratical = e 1. (-e2). e3 とを用いることによって得られる(論理反転を、変数の 30 ことが可能な一般的な通信アーキテクチャトポロジーに 上にバーをつける代わりに、一符号で表す)。これは、 ほとんどのクリティカルイベントを識別し、非クリティ カルイベントを識別することはほとんどない。

【0046】 [IV. C. 通信アーキテクチャチューナ の設計のための方法およびアルゴリズム] このセクショ ンでは、САТベースの通信アーキテクチャの設計のた めの、構造化された方法および自動化アルゴリズムにつ いて説明する。セクション IV. C. 1では、全体の方 法論について説明し、関連するさまざまなステップにつ いて概説する。セクションIV. C. 2では、重要なス テップを実行するために用いられるアルゴリズムを詳細 に提示する。

## 【0047】IV. C. 1. アルゴリズムと方法論: 概 説

このセクションでは、設計フローの点から、本発明の技 術について説明する。まず、システムを、複数のあらか じめ設計されたコアおよびアプリケーション固有のロジ ックに分割しマッピングする。システムの通信および接 続性の要求に基づいて、通信アーキテクチャトポロジー を選択する。その後、本発明の技術を用いて、選択され 50 いることを示すために、コンポーネントによって生成さ

16

たトポロジーを最適化することができる。本発明のアル ゴリズムは、入力として、シミュレート可能な分割/マ ッピングされたシステム記述と、選択された通信アーキ テクチャトポロジーと、代表的な環境刺激すなわち入力 トレースと、パフォーマンスメトリックに関する目標・ 制約とをとる。パフォーマンスメトリックは、特定量の 作業を完了するのにかかる時間(例えば、処理時間の重 みつきまたは一様平均) に関して、あるいは、リアルタ イム制約のあるアプリケーションに対して満たされる (または満たされない) 出力デッドラインの数に関し て、指定することが可能である。アルゴリズムの出力 は、ターゲットシステムの最適化された通信プロトコル のセットである。ハードウェアの観点から、システム は、必要な場合には通信アーキテクチャチューナ(CA T)の付加により、および、通信アーキテクチャにおけ るさまざまなチャネルに対するコントローラ/アービタ の修正により、改善される。

【0048】本発明の技術を用いて生成されるСАТベ ースの通信アーキテクチャを有する代表的なシステムを 図8(a)に示す。システムは、プロセッサコア、メモ リ、および周辺機器を含むいくつかのコンポーネントを 有する。選択された通信アーキテクチャトポロジーは、 破線の境界で囲まれている。選択されたトポロジーは、 コンポーネント間(例えば、プロセッサとコプロセッサ の間)の専用チャネルと、ブリッジにより接続された2 つの共有バスとからなる。本発明の技術の結果として付 加あるいは修正されたシステムの部分は、図8(a)で は影付きで示される。本発明の技術は、専用および共有 チャネルの任意の相互接続ネットワークとして表現する 適用可能である。

【0049】CATの1つのコンポーネントの詳細図を 図8(b)に示す。CATは、「パーティションディテ クタ」回路(図中では有限状態オートマトンとして示 す)と、システム実行中にさまざまな通信アーキテクチ ャプロトコルパラメータの値を生成するパラメータ生成 回路とからなる。次に、これらの回路の役割について簡 単に説明する。

【0050】パーティションディテクタ: 通信パーテ ィションは、システム実行中にコンポーネントによって 生成される通信トランザクションのサブセットとして記 述される。各コンポーネントごとに、本発明のアルゴリ ズムは、いくつかのパーティションと、各パーティショ ンの下に分類されるために通信トランザクションが満た さなければならない条件とを識別する。これらの条件 は、パーティションディテクタ回路に組み込まれる。パ ーティションディテクタ回路は、コンポーネントによっ て生成される以下の情報をモニタし解析する。

【0051】・コンポーネントが特定の動作を実行して

れる<u>tracer (トレーサ) トークン</u>。コンポーネン

トは、純粋にCATの目的のためのこれらのトークンを 生成するように拡張される。

【0052】・コンポーネントによって生成される通信トランザクション開始要求。

【0053】・コンポーネントによって生成される通信 データの、その他のアプリケーション固有のプロパティ (例えば、データの相対的重要性を示す、データ内のフィールド)。

【0055】セクションIV. C. 2では、各パーティションに対する開始および終了条件を自動的に計算する一般的技術について説明する。

【0056】パラメータ生成回路: この回路は、パーティションディテクタ回路によって生成されるパーティションIDと、システム設計者によって指定されるその他のアプリケーション固有のデータプロパティとに基づいて、通信プロトコルパラメータ(例えば、優先度、DMA/ブロックサイズなど)の値を計算する。これらのパラメータの値は、通信アーキテクチャ内のアービタおよびコントローラに送られることにより、通信アーキテクチャの特性が変化する。パラメータ生成回路を設計す 30る自動技術については、セクションIV. C. 2で説明する。

【0057】CATベースの通信アーキテクチャの作用 について、図9の記号的波形を用いて説明する。最初の 2個の波形は、コンポーネントによって生成されるトレ ーサトークンを表す。次の2個の波形はそれぞれ、通信 トランザクションと、パーティションディテクタ回路の 状態とを表す。パーティションディテクタ回路の状態 は、まずSOからS1に変わり、その後、コンポーネン トによって生成されたトレーサトークンに反応して、S 1から S 2に変わる。パーティションディテクタが状態 S2に達した後、コンポーネントによって生成された4 番目の通信トランザクションにより、パーティションデ ィテクタは状態 S 3 に遷移する。パーティションディテ クタのFSMが状態S3にあるときに生じるすべての通 信トランザクションは、パーティションCP:に属する として分類される。5番目の波形は、優先度生成回路の 出力を示す。優先度生成回路は、パーティションCP: に属するすべての通信トランザクションに優先度レベル 4を割り当てる。この優先度の増大により、図9の最後 50 の波形に示すように、パーティション CP に属する通信トランザクションに伴う遅延が減少する。

【0058】CATベースの通信アーキテクチャを設計 する全体的なアルゴリズムの実施例を図10に示す。ス テップ1で、後のステップで用いられる情報および統計 量を導出するために、パーティショニング/マッピング されたシステム記述に対してパフォーマンス解析を実行 する。この作業では、Lahiri et al.に記載されたパフ ォーマンス解析技術を使用する。これは、精度に関して はシステムシミュレーションを実行するのと同等である 一方、反復法を用いるよりもずっと効率がよい。さらに 詳細には、K. Lahiri, A. Raghunathan and S. Dey, "F ast Performance Analysis of Bus Based System-on-Ch ip Communication Architectures", in Proc. Int. Con f. Computer-Aided Design, Nov. 1999、参照。この解 析の出力は、通信解析グラフ(CAG:communication analysis graph) である。これは、与えられた入力トレ ースの下でのシステムの実行の非常にコンパクトな表現 である。グラフの頂点は、システム実行中にさまざまな コンポーネントによって実行された計算および抽象通信 のクラスタを表す。グラフの辺は、さまざまな計算と通 信の間の相互依存関係を表す。注意すべき点であるが、 通信解析グラフは実質的に時間的に展開されるため、巡 回的であり、システム仕様からの単一の計算オペレーシ ョンまたは通信のいくつかの相異なるインスタンスを含 むことがある。通信解析グラフは、詳細なシステム実行 トレースから必要十分な情報を抽出することによって構 築される (K. Lahiri, A. Raghunathan and S. Dey, "F ast Performance Analysis of Bus Based System-on-Ch ip Communication Architectures", in Proc. Int. Con f. Computer-Aided Design, Nov. 1999、参照)。CA Gは、システムクリティカルパス、平均処理時間、デッ ドライン超過数などのようなさまざまなパフォーマンス 統計量を決定するために、容易に解析することができ

【0059】ステップ2で、通信頂点を、通信解析グラフにおいて、いくつかのパーティションにグループ分けする。このパーティショニングの主要な理由は、各パーティションが相異なる通信要求を有する可能性があり、したがって、システムパフォーマンスを最適化するために、通信プロトコルのパラメータ(例えば、優先度、DMAサイズなど)に割り当てられる値の、異なるセットを必要とする可能性があるからである。注意すべき点であるが、極端な場合、通信解析グラフにおける各通信頂点が相異なるパーティションに削り当てられる可能性もある。しかし、これは次の2つの欠点を有する。

- (i) CATにより生じる領域および遅延のオーバーヘッドが膨大になることがある。
- (ii) 非常に小さいパーティションを川いると、CATハードウェアが、入力トレースの変動に非常に敏感に

なる可能性がある。

本発明は、<u>感度</u>(sensitivity)という新規なメトリック を提案する。これは、セクションIV. C. 2. aで、 通信インスタンス(頂点)をパーティションにグループ 分けするために用いられる。設計者がパーティションの 最適な粒度(granularity)を選択することを可能にする 技術も提示される。

【0060】ステップ3は、各通信パーティションのさ まざまな統計量を推定し、それに基づいて、ステップ4 は、各パーティションについて、通信アーキテクチャパ 10 ラメータ値の割当てを決定する。これらのステップの詳 細については、セクションIV. C. 2. bで説明す る。ステップ4の出力は、システム通信アーキテクチャ の候補プロトコルのセットである。

【0061】ステップ5は、ステップ4で導出した最適 化プロトコルのシステムパフォーマンスを再評価する。 パフォーマンス改善がある場合、パフォーマンス改善が 得られなくなるまでステップ1~5を繰り返す。

【0062】ステップ6は、ステップ4で決定した最適 化プロトコルを実装するハードウェア (CAT)の合成 20 を扱う。 CATベースの通信アーキテクチャの可能性を 十分に活用するために、ハードウェア実装の複雑さおよ びオーバーヘッドを考慮することが重要である。セクシ ョンIV. C. 2. cで、パーティションディテクタお よびパラメータ生成回路を生成する問題を、データ点の セットに当てはめる最小複雑さ関数を生成する問題とし て定式化し、回帰理論からの周知の技術を用いてこれを どのようにして効率的に解くことができるかについて概 説する(C. A.F. Seber, C. J. Wild, <u>Non-linear Regr</u> ession, Wiley, New York, 1989、参照)。

【0063】 IV. C. 2. アルゴリズムと方法論:詳 細

このセクションでは、上で概説したステップについてさ らに詳細に説明する。通信イベントインスタンスのパー ティションを得る技術を説明する。また、プロトコルパ ラメータ値の最適セットを選択する方法、および、通信 イベントインスタンスをパーティションに分類するため のCATハードウェアを合成する方法について説明す る。

【0064】<u>a) 通信イベントインスタンスのプロファ</u> 40 イリングおよびパーティショニング

このセクションでは、本発明の方法のパーティショニン グステップ(図10のステップ2)について詳細に説明 する。パーティショニングステップの目的は、通信プロ トコルによって一様に扱うことが可能な通信イベントイ ンスタンスのセットを識別し単一のパーティションにク ラスタ化することである。例えば、プロトコルは、与え られた1つのパーティションのすべての要素を、共有バ スにアクセスするための同じ優先度を有するように定義 することが可能である。

【0065】本発明のアルゴリズムのステップ1によっ て生成される通信解析グラフは、システムのパフォーマ ンスを、その通信イベントの遅延の関数として測るのに 十分な情報を含む。ステップ2で、CAGの解析を実行 して、システムパフォーマンスに対する個々の通信イン スタンス遅延の影響を測る。システムパフォーマンスに 類似の影響を及ぼすインスタンスは、同じパーティショ ンにまとめられる。インスタンスのパフォーマンス影響 は、インスタンスの通信遅延が変化したときのシステム パフォーマンスにおける変化を捕捉する感度と呼ばれる パラメータによって測られる。以下の例で、パーティシ ョニング手続きについて説明する。

【0066】図11に、システム例の代表的実行から生 成されるCACO一部を示す。影付きの頂点 $C_1 \sim C$ ,は、通信イベントのインスタンスを表す。頂点 z, およ (v)は、CAG内の頂点 vの終了時刻である。

【0067】通信インスタンス c: に対するシステムパ フォーマンスの感度を測るため、ciの既存の遅延を値 Δだけ摂動し、CAGにおける c: の推移ファンアウト を用いて、影響される頂点の開始時刻および終了時刻を 再計算する。頂点の更新された終了時刻を用いて、シス テムパフォーマンスメトリックの変化を計算する。この 例では、c1の遅延を10単位だけ摂動すると、z1およ び22は両方ともそれぞれ10単位だけ遅延するが、c2 の遅延はz<sub>1</sub>のみを遅延させる。同様に、c<sub>3</sub>を遅延させ ると、zzの終了時刻が10単位だけ遅延する。crはク リティカルパス上にないため、これを摂動しても、シス 30 テムパフォーマンスに及ぼす影響はない。

【0068】上記の手続きを用いて、各通信インスタン スc‐に対する感度s(c‐)を計算する。これは、c‐ の遅延を△だけ摂動した後の目的関数○の値の変化を測 る。次に、類似の感度値を有する通信インスタンスを同 じパーティションに割り当てる。この例では、図11に 示される $s(c_1)$ の値に基づいて、 $c_1$ を $CP_1$ に割り 当て、c,およびc。をCP。に割り当て、caをCP。に 割り当てる。前述のように、同じパーティション内のイ ベントは、САТによって同様に扱われる。

【0069】<u>b)プロトコルパラメータの修正</u> このセクションでは、本発明の方法のステップ3および 4について、すなわち、各パーティションを調べる方 法、および、その後、最適化されたプロトコルパラメー タ値をそれらに割り当てる方法について、説明する。こ の説明は、各パーティションに割り当てるべき優先度を 決定する場合に限定するが、他のプロトコルパラメータ (例えば、バーストモードをサポートすべきかどうか、 そしてもしサポートすべきである場合、正しいDMAサ イズはどのくらいか)を含むように拡張することが可能 50 である。

【0070】パーティションの<u>感度</u>は、そのパーティションのイベントがシステムのパフォーマンスに対して及ぼす影響を示す。パーティションの感度のみに基づいて優先度をどのように割り当てたとしても、最適な割当てにはならない可能性がある。その理由は、感度は、1つの通信イベントあるいはイベントのセットが、他の並行する通信イベントの遅延に及ぼす間接的効果(このような効果は、通信アーキテクチャにおける共有チャネル/バスの存在により生じる)を捕捉しないからである。これは、他のパーティション内の通信イベントの遅延に悪10影響を与える可能性のあるパーティションにペナルティを課するメトリックを導出することにより考慮される。この情報を得るため、パーティション対(CPi, CPi) ごとにCAGを解析し、CPiに属する通信イベントがCPiのイベントにより遅延させられる時間を評価\*

【0071】表1:パーティションの統計量 【表1】

パーティ ション	感度 S(c <sub>i</sub> )	W <sub>11</sub> クロック サイクル	W <sub>12</sub> クロック サイクル	W <sub>i3</sub> クロック サイクル	w <sub>1</sub> クロック サイクル	優先マッ ピング
CPi	100	0	100	3	103	17.18=>2
CP <sub>2</sub>	85	4	0	3	7	23.57=>1
CP <sub>3</sub>	10	0	7	0	7	-75.0=>3

【0072】これらの統計的パラメータを組み合わせて、最適な優先度割当てを生成する公式とする理想的な方法を求めることは、解くのが困難な最適化問題である。その代わりに、パーティションの優先度を、その感度に比例するように増大させ、一方、他のパーティションに引き起こす待機時間wij だけペナルティを課すような発見的計算を用いる。表 1 の記法を用いると、パーティション C Pi の優先度を次のように定義する。

【粉 1 ]

$$Pi = V(s(i) - \sum_{j=1}^{n} \frac{s(j)wij}{Wi}$$

【0073】この公式で、第1 項はパーティション CP」の感度を考慮し、和は、他を妨げることに対してパーティションにペナルティを課す。関数 V(x) は、相対的順序を保持しながら、和の結果 x を小さい整数  $P_i$  にマッピングする(すなわち、 $x_i > x_j$  ならば、 $P_i > P_j$  である)。表1 の列7 は、与えられた値に対するこのマ 40ッピングを示す。

【0074】 c)最適な通信プロトコルの合成 このセクションでは、コンポーネントによって生成され る通信イベントの各インスタンスをパーティションに分 類するハードウェアを合成する方法について説明する。 この分類は、コンポーネントの制御フローの短期履歴か ら導出される、コンポーネントの現在状態に基づく。 【0075】FSM合成の手続きを例で説明する。図1 2に、感度に基づくパーティショニングステップを実行 みを図中に示す。コンポーネントCompiの実行トレースにおいて、すべての強調された頂点は、パーティションCP:に属する。CATハードウェア合成ステップにおいて、目標は、頂点がCPiに属するときに1となりそれ以外のときに0となるブール式を生成することである。複雑さの低いハードウェア実装を得るために、唯一の要件は、このブール式が、選択されたパーティショニング方式をできるだけよく近似することである。図12における次の3個の波形は、相異なるイベントti、ti、ti、を、コンポーネントCompiのトレーサとして作用するように選択した3つの場合を示す。トレーサのそれぞれの選択に対して、各通信インスタンスごとに、前のトレーサトークンのインスタンスからの通信インスタンス数によって与えられる距離を計算する。【0076】パーティション割当てを実行するため、CATハードウェアは、トレーサを検出し、x個の通信インスタンスをカウントして無視し、xのの通信インスタンスをカウントレーサを検出し、x個の通信インスタンスをカウントして無視し、xのの通信インスタンスをカウントレーサを検出し、x個の通信インスタンスをカウントレーサを検出し、x個の通信インスタンスをカウントレーサを検出し、x個の通信インスタンスをカウントレースを対して、

【0075】FSM合成の手続きを例で説明する。図1 【0077】それぞれの式は、始点としてのトレーサ2に、感度に基づくパーティショニングステップを実行 と、通信イベントの発生数に関するカウントとに関連した後のCAGの抜粋を示す。簡単のため、通信頂点の 50 し、したがって、正規表現で表すことができる。その結

果、これは、有限状態機械(FSM)としてのハードウェア実装に直接に変換することができる。図14に、Formula,を実装したFSMを示す。

【0078】一般に、適当なトレーサトークンと、xおよびpに対する適当な値とを選択することは、簡単な仕事ではないことがある。この問題は、回帰理論からの周知の問題によって定式化され、既知の統計技法を用いてそれを解く。

【0079】それぞれの調べられるトレーサに対して、距離  $d_1$ ,  $d_2$ , ...,  $d_n$ と、各 $d_1$ に対してトレーサトークンから距離  $d_1$ にある通信インスタンスがパーティション  $CP_1$ に属するか否かを示す0または1の値(パーティショニングされたCAGから導出される)とからなるデータセットをCAGから構成する。回帰関数 f は次のように定義される。

【数2】

$$f(d,\theta) = \begin{cases} 1: \theta_1 < d < \theta_2 \\ 0: elsewhere \end{cases}$$

【0080】 f が 1 であるとき、距離 d にあるインスタンスは  $CP_i$  に属することを示す。二乗誤差

【数3】

$$\sum_{i=1}^{n} |y - f(d,\theta)|^2$$

を最小にする割当て $\theta = \{\theta_1, \theta_2\}$  (ただし、 $\theta_1 = x$ 、 $\theta_2 = x + p$ ) が要求される。ただし、y はデータセットからの値であり、f (d,  $\theta$ ) は予測である。回帰関数は $\theta$  に関して非線形であるため、明示的な解を計算する普遍的な技法は知られていない。しかし、使用可能ないくつかの発見法および反復手続きが存在する(G. A. F. Seber, G. J. Wild, Non-linear Regression, Wiley, New York, 1989、参照)。

【0081】注意すべき点であるが、一般に、この回帰 関数は、コンポーネントからの部分的内部状態や、シス テムによって処理されるデータのプロパティ(例えば、 QoSスタンプやデッドライン値)のような、設計者が 指定する追加パラメータを利用して構成することも可能 である。

【0082】 [IV. D. 実験結果] 本発明の技術を、TCP/IPネットワークインタフェースカードシステムや、出力キューATMスイッチのパケット転送ユニットを含む、いくつかのシステム例に適用した結果について説明する。それぞれの例について、システムレベルのコシミュレーションに基づくパフォーマンス結果を提示する。

【0083】第1の例は、例1に関連して従来の技術のセクションで説明したTCPシステムである。第2の例

は、出力キューATMスイッチのパケット転送ユニット (図15に示す)である。このシステムは、4個の出力 ポートからなり、各出力ポートは、キューに入れられた パケットアドレスを記憶する専用の小さいローカルメモ リを有する。到着するパケットビットは、デュアルポー ト共有メモリに書き込まれる。各パケットの開始アドレ スは、スケジューラによって、適当な出力キューに書き 込まれる。各ポートは、パケットの存在を検出するため に、そのキューをポーリングする。キューが空でない場 10 合、ポートは、デキュー(dequeue)信号をそのローカル メモリに発行し、デュアルポート共有メモリから関連す るパケットを取り出し、それをその出力リンクに送る。 【0084】次の例SYSは、4コンポーネントシステ ム(図16に示す)であり、各コンポーネントは、共有 メモリにアクセスするための独立の並行する要求を発行 する。図17に、4個のコンポーネント、2個のメモ リ、および、ブリッジにより接続された2本のバスから なるもう1つの例BRDGを示す。コンポーネント自体 はそれぞれ一方のバスに接続されるが、ブリッジを介し てリモートメモリにアクセスするための要求をローカル バスアービタに対してすることができる。また、コンポ ーネントは、互いに、専用リンクを介して同期する。

【0085】表2に、静的優先度に基づく通信プロトコ ルによる C A Tベースの通信アーキテクチャを用いる場 合のパフォーマンスの利益を示す(On-Chip Bus Develo pment Working Group Specification I Version 1.1.0. VSI Alliance, Aug. 1998、参照)。表の各行は、前述 のシステム例のうちの1つを表す。各システムについ て、列2は、パフォーマンスメトリックを定義する。T CP、SYSおよびATMの場合、これらは、システム を通る各データに関連するデッドラインのセットから導 出される。それぞれの場合における目的は、これらの例 のデッドライン超過数を最小にすることである。BRD Gの場合、各データトランザクションに重みが割り当て られる。システムのパフォーマンスは、各トランザクシ ョンの処理時間の重みつき平均として表される。この場 合における目的は、重みつき平均処理時間を最小にする ことである。静的通信プロトコルは、各通信要求に対す る固定DMAサイズと、静的優先度に基づくバスアービ 40 トレーション方式とからなる。これらの例では、パーテ ィションを識別し優先度およびDMAサイズを割り当て るCAT方式は、セクション3に記載したようなそれぞ れの要求やデッドラインに対する重みのようなユーザが 指定する情報を利用して、さらにフレキシブルな通信プ ロトコルを提供する。

【0086】表2:CATベースのアーキテクチャを用いたシステムのパフォーマンス

【表2】

システム例	パフォーマ	入力トレー	静的プロト	CAT~-	パフォーマ
1	ンスメトリ	ス情報	コル	スアーキテ	ンス改善
	ック			クチャ	
TCP/	デッドライ	2 0	10	0	
I P	ン超過	パケット			
SYS	デッドライ	573	413	17	24.3
1	ン超過	トランザク			
		ション			ļ
ATM	デッドライ	169	40	16	2.5
	ン超過	パケット			
BRDG	平均実行時	10000	304.72	254.1	1. 2
	間(サイク	クロックサ			
	ル)	イクル			

【0087】各システムについて、列4は、静的通信プロトコルを用いて得られるパフォーマンス結果を示し、列5は、CATベースのアーキテクチャをシミュレートすることによって生成された結果を示す。高速化を列6に示す。これらの結果によれば、固定パラメータ値を用いたプロトコル上でCATベースのアーキテクチャを用いることによって、パフォーマンスの大幅な改善が得られる。TCP/IPの場合、デッドライン超過数は0に縮小され、一方、SYSの場合には、24倍のパフォーマンス改善(デッドライン超過数の縮小に関して)が観測された。

【0088】効率的なCATベースの通信アーキテクチャの設計は、図10のアルゴリズムのさまざまなステップを実行する際の、良好な代表的トレースの選択に依存する。しかし、本発明のアルゴリズムは、通信アーキテクチャを設計するために用いられる入力トレースに固有でない通信アーキテクチャを生成しながら、広範囲の通信トレースにわたりパフォーマンスを改善しようとする\*

\*ものである。CATベースの通信アーキテクチャを通じて得られるパフォーマンス改善の入力トレース感度を解析するために、次の追加実験を実行した。SYSの例について、システムを、大きく異なる特性を有する3つの異なる入力トレースに対して、CATベースの通信アーキテクチャおよび従来の通信アーキテクチャでシミュレートした。入力トレースのパラメータは、実行時予測に性をシミュレートするようにランダムに選択した。すべての場合において、CATベースの通信アーキテクチャに基づくシステムに比べて、一貫して大幅な改善を示した。これは、CATベースのアーキテクチャのパフォーマンスが、入力刺激における変化に対して過度に敏感でないことを示す。その理由は、システムの変化する要求に適応することが可能であるからである。

【0089】表3:入力における変化に対するCATベースのアーキテクチャの耐性

【表3】

システム例	入力トレー	静的プロト	CAT~-	パフォーマ
SYS	ス情報	コル	スアーキテ	ンス改善
への入力			クチャ	
トレース 1	8 4 8	3 1 8	161	1.98
	トランザク			
	ション			
トレース 2	5 7 3	413	1 7	24.3
	トランザク	,		
	ション			
トレース3	1070	316	3 8	8.37
	トランザク			
	ション			

【0090】以上、本発明の実施例について説明したが、上記の記載から他の変形例を考えることは当業者には明らかである。すなわち、上記では本発明のいくつかの実施例についてのみ具体的に説明したが、本発明の技術思想および技術的範囲を離れることなく、さまざまな変形例を考えることができる。

#### [0091]

【発明の効果】以上詳細に説明したように、本発明によれば、基礎となる通信アーキテクチャトポロジーを、接 50

続されるコンポーネントの変化する通信要求に適応可能にすることによって、最適化することができる。例えば、重要なデータを別個に処理することにより、通信レイテンシを小さくすることが可能である。この結果、システム全体のパフォーマンス、観測される通信帯域幅およびバス利用率、ならびに、重要なデッドラインを守るシステムの能力などの、さまざまなサービス品質(QoS)が大幅に改善される。

【図面の簡単な説明】

【図1】(a)は、従来のバス型通信アーキテクチャを用いたTCPシステム仕様の例を示す図である。(b)は、従来のバス型通信アーキテクチャを用いたTCPシ

27

ステム実装の例を示す図である。

【図2】さまざまなバス優先度割当てに対する T C P システムの実行を示す図である。

【図3】TCP例に対するCATベースの通信アーキテクチャを示す図である。

【図4】 TCPシステムに対するCATベースのアーキテクチャの実行を示す図である。

【図5】重要な通信イベントの識別におけるトレードオフを例示するデータ暗号化システムの図である。

【図6】図5のシステムに対するトレースアクティビティの図である。

【図7】分類に用いられるいくつかの変数に関するさまざまな分類メトリックのプロットを示す図である。

【図8】(a)は、CATベースの通信アーキテクチャ を有するシステム例の図である。(b)は、CATを用\* \*いた図8(a)のコンポーネントの詳細図である。

【図9】CAT最適化された通信アーキテクチャ実行の記号的説明図である。

【図10】CATベースの通信アーキテクチャを設計する手続きの実装を示す図である。

【図11】CAGにおける感度計算およびインスタンスの分割を示す図である。

【図12】代替プレディクタストラテジを示す図である。

10 【図13】プレディクタのパフォーマンスを示す図である。


【図14】FormulaiのFSM実装を示す図である。

【図15】出力キューATMスイッチの図である。


【図16】並行バスアクセスを有するシステム例SYSの図である。

【図17】複数のバスを有するシステム例BRDGの図である。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図13】




【図7】




[図8]






【図10】


入力:パーテイショニング/マッピングされたシステム, 通信アーキテクチャ トポロジ,




【図11】




【図12】




【図14】



【図15】



### 【図16】



### フロントページの続き

(72) 発明者 ガネッシュ・ラクシュミナラヤ アメリカ合衆国, ニュージャージー 08540 プリンストン, 4 インディペン デンス ウエイ, エヌ・イー・シー・ユ ー・エス・エー・インク内 (72)発明者 カニシュカ・ラヒリ アメリカ合衆国, ニュージャージー 08540 プリンストン, 4 インディペン デンス ウエイ, エヌ・イー・シー・ユ ー・エス・エー・インク内